解構PLP翹曲難題:低溫固化PSPI與Balance Film技術解析與供應商格局
摘要
2026年台積電預計透過子公司采鈺建置CoPoS實驗產線,並預計在2027年試產,因此2026年為相關設備、材料商的驗證、出貨關鍵時間點。為解決大面積面板級封裝(Panel-Level Packaging,PLP)伴隨的翹曲問題,山太士、晶化科、永光等特化廠商紛紛於Touch Taiwan 2026論壇上提出相應的解決方案,成為市場關注的焦點。
因此本篇報告主要深度解析:(1) PLP的背景與展望;(2)翹曲成因與解決方案;(3)抑制翹曲的材料與相關供應商。期能解析PLP需求動能、panel翹曲原理與可能之解決方案,以及台灣廠商的潛在商機。
一. PLP的背景與展望
二. 翹曲成因與解決方案
三. 抑制翹曲的材料與相關供應商
四. 拓墣觀點
圖一 2023~2028年台積電、Intel封裝尺寸Roadmap
圖二 各尺寸Wafer/Panel封裝顆數
圖三 翹曲量定義
圖四 不同Warpage類型
圖五 Chip First、Chip Last製程步驟
圖六 FujiFilm各固化溫度PSPI主要規格
圖七 Balance Film構造
圖八 Balance Film在Chip Last製程應用步驟
圖九 2022~2030年台積電在地化採購比例與目標
表一 各廠商PLP布局
表二 各廠商低溫固化PSPI布局
